

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-251964

(43) Date of publication of application: 28.09.1993

(51)Int.CI.

H03F 3/60

H03H 11/28 H03H 11/48

(21)Application number: 04-325178

(71)Applicant : NIPPONDENSO CO LTD

(22)Date of filing:

04.12.1992

(72)Inventor: UTSU YORIJI

MIKAMI SHIGENOBU KODERA MASAO

(30)Priority

Priority number: 03340776


Priority date : 24.12.1991

Priority country: JP

(54) VARIABLE REACTANCE CIRCUIT AND VARIABLE MATCHING CIRCUIT USING THE VARIABLE REACTANCE CIRCUIT

(57)Abstract:

PURPOSE: To provide the matching circuit provided with an automatic adjustment means of a monolithic MIC in which the variable reactance circuit realizing an optional reactance is realized with low loss by the MIC. CONSTITUTION: A matching circuit comprising reactance elements 42, 44 and variable reactance circuits 43, 45 is connected to an amplifier FET 41 comprising a monolithic MIC, and a spiral inductor is connected to a drain of a FET being a component of the circuit 45. The inductance of the spiral inductor is selected to cause a negative resistance of the FET of the variable reactance circuit 45 to cancel the resistive component of a source input impedance of the FET and the inductor acts like a pure reactance circuit whose inductance is varied with a bias Vcon. Since the matching state of the amplifier circuit is changed and the reflecting power is changed by the bias Vcon, the automatic input matching amplifier is realized by the control of the bias Vcon minimizing an output Vdet of the reflection power detection detector 47.



LEGAL STATUS

[Date of request for examination]

09.04.1999

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or

BEST AVAILABLE COPY

registration

application converted registration]

[Date of final disposal for application]

[Patent number]

3381283

[Date of registration]

20.12.2002

[Number of appeal against examiner's decision

of rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-251964

(43)公開日 平成5年(1993)9月28日

(51)Int.Cl. ⁵		識別記号	庁内整理番号	FΙ	技術表示箇所
H 0 3 F	3/60		8836-5 J		
H 0 3 H	11/28		8221-5 J		
	11/48	Z	8221-5 J		

審査請求 未請求 請求項の数3(全 5 頁)


(21)出願番号	特顯平4-325178	(71)出願人 000004260	
		日本電装株式会社	
(22)出願日	平成 4年(1992)12月 4日	愛知県刈谷市昭和町 1 7	「目1番地
		(72)発明者 宇津 順志	
(31)優先権主張番号	特顧平3-340776	愛知県刈谷市昭和町17	「目1番地 日本電
(32)優先日	平 3 (1991)12月24日	装株式会补内	
(33)優先権主張国	日本(JP)	(72)発明者 三上 成信	
		愛知県刈谷市昭和町 1 7	「目1番地 日本電
		装株式会社内	
		(72)発明者 小寺 正夫	
		愛知県刈谷市昭和町1つ	「目1番地 日本電
		装株式会社内	
		(74)代理人 弁理士 鈴江 武彦	
		(河)(金)(万在工 如江 政》	

(54) 【発明の名称 】 可変リアクタンス回路およびこれを用いた可変整合回路

(57)【要約】

【目的】との発明は任意のリアクタンスを低損失で実現させる可変リアクタンス回路をモリシリックMIC上で実現し、且つMICの自動調整手段を備えた整合回路を提供するにある。

【構成】モノリシックMICによる増幅用FET41には、リアクタンス素子42、44、可変リアクタンス回路43、45による整合回路が接続され、この回路45を構成するFETのドレインにはスパイラルインダクタが接続される。このスパイラルインダクタは可変リアクタンス回路45のFETの負性抵抗を発生させる値が設定され、FETのソース入力インピーダンスの抵抗成分を相殺し、パイアスV conで可変される純リアクタンス回路とされる。パイアスV con により増幅回路の整合状態が変わり反射電力が変動するので、反射電力検出用検波器47の出力V detを微小にするパイアスV con の制御で自動入力整合増幅器が構成される。



1

【特許請求の範囲】

【請求項1】 ゲート接地型の電界効果型トランジスタと、

この電界効果型トランジスタのソース入力インピーダンスの抵抗成分を相殺するだけの負性抵抗を発生させるために、前記トランジスタのドレイン電極と接地点との間に装荷された誘導性負荷と、

前記電界効果型トランジスタに供給されるパイアスを設 定する調整可能なパイアス供給手段と、

を具備した可変リアクタンス回路。

【請求項2】 伝送線路に直列接続されたリアクタンス 素子と、

前記伝送線路にソースが接続されたゲート接地型の電界 効果型トランジスタを備え、との電界効果型トランジス タのドレイン電極と接地点との間に、前記トランジスタ のソース入力インピーダンスの抵抗成分を相殺するだけ の負性抵抗を発生させるために誘導性負荷を装荷し、前 記電界効果型トランジスタにバイアス供給手段によって 調整可能なバイアスを供給設定するようにした可変リア クタンス回路と、

を備えて構成した可変整合回路。

【請求項3】 前記バイアス供給手段は、前記トランジスタに供給されるバイアスを低周波数で微小変動させる低周波発生手段、前記伝送路の信号成分を検波する検波手段、この検波手段からの検波出力と前記バイアスの変動周波数成分との位相を比較する位相比較手段、この位相比較手段からの出力を積分する積分手段、さらにこの積分手段からの出力を初期バイアスに加算する加算手段を備えて構成するようにした請求項2の可変整合回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、マイクロ波もしくは ミリ波帯域用の集積回路(以下MICと称する)に電気 的調整手段を付加するための可変リアクタンス回路に関 する。

[0002]

【従来の技術】マイクロ波帯域もしくはミリ波帯域のような超高周波帯に用いられる回路装置にあっては、回路素子間の整合が良好な状態に設定されなければ、充分な回路機能を発揮することができない。しかし、使用する周波数が高くなるにしたがって回路素子の特性のばらつきと回路損失が増大する傾向にある。このため、後調整のできない固定の素子によって構成されるモノリシックMICにおいては歩留まりが低下するという問題が発生し、実用化を阻んでいる。

【0003】この様な理由から、ボンディングによって 後調整が可能なハイブリッドMICを使用することが従 来において主流となっている。しかし、ハイブリッドM ICはマイクロストリップラインによる分布定数回路で あるため、集中定数の数十倍の大きさを必要とするばか 50 りか、量産にも適さないものであることから、モノリシックMIC用の調整手段が切望されている。

【0004】これに対して、電界効果型トランジスタ (FET)の入力インピーダンスのバイアス依存性を利用した調整手段、さらにスパイラルインダクタの線間をスイッチ手段の操作によって選択的に短絡し、インダクタンス値を調整する手段が考えられている。しかし、バイアス依存性を利用した調整手段においては、増幅用FETを増幅に最適のバイアス条件で使用できなくなるものであり、回路性能の劣化が問題となる。またインダクタンスを調整する手段においては、スパイラルインダクタ自身の抵抗による損失が問題となる。

【0005】その他に、可変容量ダイオードでキャパシタンスを調整する手段、可変容量ダイオードとスパイラルインダクタの共振によってリアクタンスを調整する手段が考えられている。しかし、可変容量ダイオードを使用する調整手段においては、その可変範囲が限られたものであること、および可変のためのパイアス電圧を高くする必要があること等の問題を有する。

20 【0006】図6の(A)は無損失のリアクタンス素子 によって設計した理想的な増幅回路を示す。この増幅回路は、増幅用FET51と、このFET51のゲートおよび ドレインに接続した直列リアクタンス52および53と、さらに並列リアクタンス54および55によってそれぞれ構成 される入出力整合回路を含み構成される。

【0007】 この様に整合回路においてはリアクタンス 素子が必要となるものであるが、モノリシックMICにおいて実現可能なリアクタンス素子は限定されている。とくに、唯一の集中定数型誘導性リアクタンス素子であるスパイラルインダクタは、線路の抵抗による損失が無視できないという大きな問題を有するものであり、したがってこの回路をそのままモノリシックMIC化することはできない。このため、従来においては任意のリアクタンスを低損失で実現できる特徴を有する分布定数構成のハイブリッドMICが主流であった。

【0008】図6の(B)は、この様なハイブリッドMICによる増幅回路の例を示すもので、増幅用FET61に接続されたストリップライン62および63は入力整合用のリアクタンス回路であり、ストリップライン64および65は出力整合用のリアクタンス回路である。さらに、このハイブリッドMICは調整用バターン631、651をボンディング接続することによって、入力および出力整合回路の後調整が可能な構成となっているもので、FET61の特性のばらつきによる性能劣化を補正できるようにしている。

【0009】しかしながら、ボンディングによる物理的な調整手段は量産性に適さないものであり、モノリシックMICには適用不可能な調整手段であるため、調整の自動化が可能な電気的調整手段が必要とされている。

[0010]

2

【発明が解決しようとする課題】この発明は上記のよう な点に鑑みなされたもので、モノリシックMIC上で任 意のリアクタンスを低損失で実現できるようにすると共 に、電気的な調整を自動的に実行できるようにすること でモノリシックMICの歩留まりの向上を期待できるで きるようにした低損失の可変リアクタンス回路を提供し ようとするものである。

[0011]

【課題を解決するための手段】この発明に係る可変リア クタンス回路は、ゲート接地型の電界効果型トランジス 10 タのドレイン電極と接地点との間に、ソース入力インピ ーダンスの抵抗成分を相殺するだけの負性抵抗をこの電 界効果型トランジスタに発生させるように値を決めた誘 導性負荷を接続し、さらに前記電界効果型トランジスタ には調整可能なバイアス供給手段からバイアスを供給す るようにしている。

[0012]

【作用】この様に構成される可変リアクタンス回路にお いて、電界効果型トランジスタのドレインに接続した誘 導性負荷は、例えばスパイラルインダクタによって構成 20 されるもので、とのスパイラルインダクタは線路の抵抗 に相当する損失を有している。一方、ドレインに誘導性 負荷を接続したゲート接地型の電界効果型トランジスタ は、負性抵抗成分を有するものであり、この負性抵抗成 分とゲート・ソース間の容量成分との並列回路と等価と される。負性抵抗成分の値は誘導性負荷のインダクタン ス成分の値に依存するものであり、したがってスパイラ ルインダクタの値を選定することによって、前記負性抵 抗成分とスパイラルインダクタの抵抗成分を相殺すると とができ、ゲート・ソース間容量とスパイラルの誘導成 30 分との並列回路とみなせる。ゲート・ソース間容量はバ イアス依存性を有するものであるため、この回路は可変 リアクタンス回路となる。

[0013]

【実施例】以下、図面を参照してこの発明の一実施例を 説明する。図1は可変リアクタンス回路を整合回路とし て用いたモノリシックによる増幅回路を示すもので、増 幅用の電界効果型トランジスタ (FET) 11を備える。 との増幅用FET11のゲート電極に対応する入力側、お よびドレイン電極に対応する出力側には、容量による直 40 列リアクタンス素子12および13が接続され、さらに入力 側および出力側にはそれぞれ並列可変リアクタンス回路 14および15が接続され、これらリアクタンス回路12~15 によって整合回路が構成されるようにしている。

【0014】入力側に設定される可変リアクタンス回路 14は、ゲート接地型のFET141 を備え、このFET14 1のドレイン電極にスパイラルインダクタ142 による誘 導性負荷を接続すると共に、ソース電極はMIMコンデ ンサ143 を介して入力側に接続するようにしている。

ス回路15は、入力側の可変リアクタンス回路14と同様に ゲート接地型FET151 を備え、このFET151 のドレ イン電極にはスパイラルインダクタ152 による誘導性負 荷が接続される。そして、M I Mコンデンサ153 を介し てソース電極が出力側に接続している。

【0016】そして、増幅用FET11のゲート電極およ びドレイン電極には、それぞれチョークコイル161、16 2 を介してバイアスを供給し、さらに可変リアクタンス 回路14および15それぞれのFET141、151のソース電 極はチョークコイル171 および181 を介して接地される ようにしている。これらFET141、151 のドレイン電 極には、それぞれチョークコイル172 および182 を介し て、制御用のバイアスVcon1およびVcon2を供給する。 【0017】図2の(A)は、この様に構成される増幅 回路に設定される可変リアクタンス回路14および15をバ イアス回路を省略して示しているもので、ゲート接地型 FET21のドレイン電極は誘導性負荷を構成するスパイ ラルインダクタ22を介して接地し、ソース電極にはM I Mコンデンサ23が接続される。

【0018】可変リアクタンス回路を構成しているモノ リシック素子内のMIMコンデンサ23は、損失が少ない ものであるために同図の(B)で示す等価回路の表現に おいても変わらない。しかし、スパイラルインダクタ22 は損失が存在するものであるため、(B)図の等価回路 で示すように理想的なインダクタンス221 と抵抗222の 直列回路と等価となる。

【0019】また、ドレイン電極にスパイラルインダク タ22による誘導性負荷を接続したゲート接地型のFET 21は、負性抵抗成分を有するものであり、したがって (B) 図の等価回路で示すように負性抵抗211 とゲート ・ソース間容量212 との並列回路と等価となる。

【0020】 ことで、ゲート接地型FET21で設定され る負性抵抗211 の値は、FET21のドレイン電極に接続 されるインダクタンス221 の値に依存するようになる。 したがって、スパイラルインダクタ22の値を適当に選定 することによって、FET21の負性抵抗211 とスパイラ ルインダクタ22に設定される抵抗222 が相殺できるよう になる。この状態の等価回路は同図の(C)で示され

【0021】ととで、図2の(C)で示す等価回路の入 カインピーダンスは、次に示すようになる。

[0022]

【数1】

$$j \left[\frac{\omega L}{1 - \omega^2 L Cg_i} - \frac{1}{\omega C} \right]$$

との式からバイアスによるゲート・ソース容量 C qsの調 整で任意の値の純リアクタンスが実現できることが理解 できる。したがって、この回路と等価の図2の(A)の 【0015】また、出力側に設定される可変リアクタン 50 回路においても、可変リアクタンス回路が構成されるよ

うになる。

【0023】したがって、図3で示すように信号伝送路 30に対して設定される直列リアクタンス31に対して並列 に可変リアクタンス回路32が組み合わせ設定されるよう にすれば、図6の(B)で示した整合用マイクロストリ ップリアクタンス回路62、63および64、65と同様の損失 のほとんどない可変整合回路が構成できる。

【0024】したがって、この様な可変リアクタンス回 路14および15を用いた可変整合回路によって構成され る、図1で示したモノリシックMIC増幅回路は、理想 10 バイアスに近付いて行く。 的な設計である図6の(A)で示した回路とほぼ同等の 性能が得られことになり、また使用するFETの特性の ばらつきによる歩留まりの低下を、後調整によって抑え るととも可能となる。

【0025】との様な可変リアクタンス回路を用いると とによって、例えば図4で示すような自動整合機能を有 する増幅器を構成することができる。この増幅器は増幅 用のソース接地の電界効果型トランジスタ(FET)41 を備え、そのドレイン電極側に直列リアクタンス42およ び並列リアクタンス43からなる出力整合回路が接続され 20 る。またゲート電極側には直列リアクタンス44と並列可 変リアクタンス回路45からなる入力整合回路が接続され る。そして、この様に構成される増幅器の入力側に、反 射電力を取り出すための方向性結合器46を設け、この結 合器46で結合され分岐された信号を電力検波器47で検波 し、その検波出力Vdetを制御回路48に供給する。そし て、この制御回路48から可変リアクタンス回路45のバイ アスを制御する信号 V con を出力する。

【0026】図5はこの制御回路48の具体的な構成を示 すもので、検波出力 V det は低周波増幅器 481 で増幅し 30 て位相比較器482 に供給する。この位相比較器481 の出 力は積分器483 で積分し、加算器484 、485 に供給す る。そして、加算器484 には低周波発振器486 からの出 力を供給し、加算器485 には初期バイアスを供給すると 共に、制御出力Vcon を出力するもので、このVcon は 位相比較器482 に対して比較信号として供給される。

【0027】との制御回路48の動作を説明すると、まず 発振器486 からの出力を初期バイアスに対して加算する ことにより、可変リアクタンス回路45のバイアス電圧V conを変動させると、この増幅器の入力インピーダンス が変化して反射電力が変動するため、検波器47からの検 波出力電圧 V det も同じ周波数で変動する。ここで、初 期バイアスが整合時の最適バイアスより小さかったもの とすると、バイアス電圧V con の正方向の変動に対して 反射電力が減少するようになるので、検波出力電圧V de t の変動は、バイアス変動に対して逆位相となる。ま た、逆に初期バイアスが最適バイアスよりも大きけれ ば、検波出力V det の変動はバイアス変動に対して同位 相になる。

【0028】位相比較器482 においては、検波器47の出 50

カV det とバイアス電圧V con との位相を比較し、この 比較電圧が逆位相ならば正の電圧を出力し、同位相なら ば負の電圧を出力する。このため、バイアス電圧V con が最適バイアスよりも小さい場合には、積分器483の出 力が増大するものであり、これを加算するようになるパ イアス出力 V con は初期パイアスよりも大きくなって、 最適バイアスに近付くようになる。また、バイアス出力 V con が最適バイアスより大きい場合は、積分器483 の 出力が減少するため、同様にバイアス出力 V con が最適

【0029】したがって、この制御回路48においては、 初期バイアスの値に関係なく自動的に可変リアクタンス 回路45のバイアスを最適に調整する機能を有するもの で、これを用いて構成した図4の増幅器は調整の必要が ない。

【0030】さらに、同様に考え方で図4で示した増幅 器側の出力側に同様に方向性結合器を設け、これにより 出力電圧の一部を取り出し、この電力が最大となるよう に出力整合用可変リアクタンス回路のバイアスを制御す れば、出力側の自動整合も同様に可能である。

[0031]

【発明の効果】以上のようにとの発明に係る可変リアク タンス回路は、例えばモノリシックMICにおいて整合 回路として用いることができるものであり、任意の値の リアクタンスを低損失で実現でき、電気的な調整も可能 となるものであるため、モノリシックMICの歩留まり を大幅に向上させることができる。

【図面の簡単な説明】

【図1】との発明の一実施例に係る可変リアクタンス回 路を用いたモノリシックMICによる増幅回路を示す

【図2】(A)は上記実施例で使用される可変リアクタ ンス回路のバイアス回路を省略して示した回路図、

(B) はこの可変リアクタンス回路の等価回路を示す 図、(C)は(B)図の等価回路で抵抗成分が相殺され た状態を示す等価回路。

【図3】可変整合回路を説明する回路図。

【図4】上記可変リアクタンス回路により構成した可変 整合回路を用いた増幅器を説明する回路図。


【図5】上記増幅器で使用される制御回路を説明する構

【図6】(A)および(B)はそれぞれ従来の可変リア クタンス回路の例を示す図。

【符号の説明】

11…増幅用FET、12、13…直列リアクタンス素子、1 4、15、32、45…可変リアクタンス回路、141 、151 … ゲート接地型FET、142 、152 …スパイラルインダク タ、143 、153 ··· M I Mコンデンサ、46··方向性結合 器、47…検波器、48…制御回路。

40



BEST AVAILABLE COPY